跳到主要內容
:::
  1. 首頁
  2. 系所簡介
  3. 專任師資
    年度2008
    等級SCI,EI
    論文名稱A 3~8GHz Delay-Locked Loop with Cycle Jitter Calibration
    期刊名稱IEEE Trans. Circuits and Systems- Ⅱ: Express Briefs
    全部作者Chi-Nan Chunag and Shen-Iuan Liu
    卷號55
    頁次1094-1098
    總頁數5
    著作人數2
    作者型態First Author
    使用語言英文
    :::

    本網站著作權屬於華梵大學 智慧生活科技學系，請詳見 使用規則 。

    地圖資訊 MAP

    聯絡資訊 CONTACT

    • ( 02 ) 2663-2102 分機 4101 (吳小姐)
    • cslt@gm.hfu.edu.tw
    • 22301 新北市石碇區華梵路1號世學館4樓
    • 上班時間 : 週一至週五 08:30 ~ 17:00

    建議最佳瀏覽 Microsoft IE 10 以上/Google Chrome/Mozilla Firefox 或相容W3C網頁標準之瀏覽器